从24nm到一nm

版主: who

内容
作者
resso
栋梁
帖子: 12707
注册时间: 2023-12-24
Has thanked: 103 time
Been thanked: 235 time

从24nm到一nm

#1

#1 帖子 resso »

靠的是盖楼房,就是把集成电路垒成3d结构。很早以前intel已经不提几nm技术了,而是提晶体管密度。但是这个提法太技术,普通人接受不了。台积电就继续用几nm技术,其实不是晶体管做小了,而是楼房盖高以后,等效于几nm的晶体管。所以现在的技术瓶颈是到底能把楼盖多高

和硕英亲王
常客
帖子: 255
注册时间: 2025-07-26
Has thanked: 2 time
Been thanked: 18 time

Re: 从24nm到一nm

#2

#2 帖子 和硕英亲王 »

别几把胡扯蛋了

芯片3d化只存在于flash和 dram这两种芯片,但这两种芯片不叫几纳米。比如flash芯片人家就直接说是多少层的。

逻辑芯片都是平面化的,这里说的平面化是指主动器件(也就是晶体管),金属连线是分层的,但那个不叫3d化。你可以理解为超级pcb,pcb里也是好几层金属连线的。

几nm 指标 20年前 就跟具体的 器件尺寸无关了。 现在是指单位面积内晶体管的个数而已。

现在能把晶体管布置的更密集, 晶体管本身尺寸的缩小只是贡献了一部分,贡献大部分是晶体管间 尺寸的缩小

resso
栋梁
帖子: 12707
注册时间: 2023-12-24
Has thanked: 103 time
Been thanked: 235 time

Re: 从24nm到一nm

#3

#3 帖子 resso »

和硕英亲王 写了: 10 8月 2025, 15:39

别几把胡扯蛋了

芯片3d化只存在于flash和 dram这两种芯片,但这两种芯片不叫几纳米。比如flash芯片人家就直接说是多少层的。

逻辑芯片都是平面化的,这里说的平面化是指主动器件(也就是晶体管),金属连线是分层的,但那个不叫3d化。你可以理解为超级pcb,pcb里也是好几层金属连线的。

几nm 指标 20年前 就跟具体的 器件尺寸无关了。 现在是指单位面积内晶体管的个数而已。

现在能把晶体管布置的更密集, 晶体管本身尺寸的缩小只是贡献了一部分,贡献大部分是晶体管间 尺寸的缩小

lol,你不能把我的话重复一遍装懂啊,你怎么把24nm的晶体管在平面上缩小到1nm啊,你好好想想

和硕英亲王
常客
帖子: 255
注册时间: 2025-07-26
Has thanked: 2 time
Been thanked: 18 time

Re: 从24nm到一nm

#4

#4 帖子 和硕英亲王 »

第一 你不懂什么叫3d芯片,现在的逻辑芯片没有3d的
第二 现在的几纳米芯片把 晶体管密度增加,根本不是你所说的什么把芯片3d化。 靠的是缩小晶体管本身的尺寸,和缩小晶体管之间的间隙,这两个途径达到的。这些都是还在同一层。

第三 未来的趋势是,晶体管密度的增加,光改进晶体管这一层的密度还不够。还需要提高m1层的密度,就是最细小的金属连线层那个密度。 所以都是什么背侧供电,就是把负责供电的金属连线从m1层拿出来,放到晶体管层下面去。

你根本不懂,我早出看来了。 少谈理工话题

你是不是把3d封装,跟3d芯片 混淆了? 3d封装 不是3d芯片,记住了。

resso
栋梁
帖子: 12707
注册时间: 2023-12-24
Has thanked: 103 time
Been thanked: 235 time

Re: 从24nm到一nm

#5

#5 帖子 resso »

和硕英亲王 写了: 10 8月 2025, 15:46

第一 你不懂什么叫3d芯片,现在的逻辑芯片没有3d的
第二 现在的几纳米芯片把 晶体管密度增加,根本不是你所说的什么把芯片3d化。 靠的是缩小晶体管本身的尺寸,和缩小晶体管之间的间隙,这两个途径达到的。这些都是还在同一层。

第三 未来的趋势是,晶体管密度的增加,光改进晶体管这一层的密度还不够。还需要提高m1层的密度,就是最细小的金属连线层那个密度。 所以都是什么背侧供电,就是把负责供电的金属连线从m1层拿出来,放到晶体管层下面去。

你根本不懂,我早出看来了。 少谈理工话题

你别装差了,晶体管尺寸根本缩小不到20nm一下,你不知道工科生都蠢的和猪一样,还要指点江山么

和硕英亲王
常客
帖子: 255
注册时间: 2025-07-26
Has thanked: 2 time
Been thanked: 18 time

Re: 从24nm到一nm

#6

#6 帖子 和硕英亲王 »

我没说晶体管尺寸缩小到20nm以下阿

我说的是 缩小晶体管尺寸,和缩小晶体管之间的间隙。

懂了吗?

现在的几纳米是个密度指标,并不是尺寸指标。

你是根本不懂 阿。

怎么缩小晶体管之间的间隙? 靠的是提高光刻机的overlay accuracy。 这就是同样波长的193nm光刻机之间 还分好几代原因。
不同代之间的对准精度 不一样的。

resso
栋梁
帖子: 12707
注册时间: 2023-12-24
Has thanked: 103 time
Been thanked: 235 time

Re: 从24nm到一nm

#7

#7 帖子 resso »

和硕英亲王 写了: 10 8月 2025, 15:51

我没说晶体管尺寸缩小到20nm以下阿

我说的是 缩小晶体管尺寸,和缩小晶体管之间的间隙。

懂了吗?

现在的几纳米是个密度指标,并不是尺寸指标。

你是根本不懂 阿。

怎么缩小晶体管之间的间隙? 靠的是提高光刻机的overlay accuracy。 这就是同样波长的193nm光刻机之间 还分好几代原因。
不同代之间的对准精度 不一样的。

这就是我说工科生蠢的和猪一样的原因,你用你的common sense想一想,24nm的芯片,transistor就已经24nm左右宽了,你要transistor之间的间距有多大,才能有余力增加这么多倍的密度到1nm,如果24nm的时候,transistor间的间距那么大,那么傻逼呵呵的做24nm的transistor意义何在?

guoba
常客
帖子: 71
注册时间: 2025-08-09
Has thanked: 4 time
Been thanked: 10 time

Re: 从24nm到一nm

#8

#8 帖子 guoba »

这个小姐姐的video讲的还挺好

resso
栋梁
帖子: 12707
注册时间: 2023-12-24
Has thanked: 103 time
Been thanked: 235 time

Re: 从24nm到一nm

#9

#9 帖子 resso »

guoba 写了: 10 8月 2025, 16:38

这个小姐姐的video讲的还挺好

这是晶体管本身尺寸的缩小,但是缩小有限。要大幅度提高密度,光靠这个还不行

guoba
常客
帖子: 71
注册时间: 2025-08-09
Has thanked: 4 time
Been thanked: 10 time

Re: 从24nm到一nm

#10

#10 帖子 guoba »

resso 写了: 10 8月 2025, 16:45
guoba 写了: 10 8月 2025, 16:38

这个小姐姐的video讲的还挺好

这是晶体管本身尺寸的缩小,但是缩小有限。要大幅度提高密度,光靠这个还不行

不太懂这些,可能process engineer们比较清楚,但认识的都忙到生无可恋的样子,下班以后都不想谈工作😂

回复